

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	董家振
学 院:	计算机科学与技术学院
专 业:	软件工程
邮 箱:	3524635962@qq.com
QQ 号:	3524635962
电 话:	19801389050
指导教师:	洪奇军
报告日期:	2020 年 9 月 16 日

浙江大学实验报告

课程名称：_____ 数字逻辑设计 _____ 实验类型：_____ 综合 _____

实验项目名称：_____ 常用电子仪器的使用 _____

学生姓名：_____ 董家振 _____ 学号：_____ 3190104608 _____ 同组学生姓名：_____ 江子琪 _____

实验地点：_____ 紫金港东四 509 室 _____ 实验日期：_____ 2020 _____ 年 _____ 9 _____ 月 _____ 16 _____ 日

一、操作方法与实验步骤

1.1 常用电子器件认识

认识电阻，用色环来识别阻值，用万用表来测量阻值。四道色环的第 1,2 位为有效位的阻值，第 3 位为倍率，第 4 位为误差。五道色环的第 1,2,3 位为有效位的阻值，第 4 位为倍率，第 5 位为误差。其中前两位色环的间距明显小于最后两位色环的间距，可借此判断哪一端为起始位。

选取两个电阻，通过查表读取其阻值，然后用万用表的欧姆档进行测量。

1.2 用示波器测量正弦波信号

将信号发生器的输出信号线与示波器的信号连在一起，地线与地线连在一起，打开信号发生器和示波器的开关。通过选择频率范围开关和频率调节旋钮使函数信号发生器发出频率分别为 100Hz、10KHz 和 100KHz 的正弦波，按下示波器的 auto 键后再进行微调，用示波器测出上述信号的周期和频率，比较是否与刻度值相一致。

1.3 测量 YB1638 型函数信号发生器输出电压

(一)

让信号发生器依次输出 10KHz,4V、50Hz,8V、1MHz,5V，电压均为 5V 的正弦波信号，将信号发生器的输出接到示波器，用示波器测量幅值。将信号发生器输出接入万用表，红接正，黑接负，万用表在 AC 档，用万用表交流档测量信号发生器输出的信号的幅值。折算有效值与万用表用交流档读取值有效值进行比较。

(二)

将信号发生器输出接入万用表，红接正，负接负，万用表在 AC 档，并选用适当量程，通过调节幅度旋钮，使万用表显示 3V 有效值。将信号发生器输出接入到示波器中，读取峰峰值。

1.4 测量实验箱中的直流电源

将红表笔插入 VΩmA 插孔，黑表笔插入 COM 插孔。将功能开关量程置于直流量程，将测试笔连接到待测电路上（红表笔接(Vcc)5V，黑表笔接(GND)地。），红表笔所接端的极性将同时显示在显示器上。然后用示波器测量，示波器的信号测试探头红的接(Vcc)5V，黑的接(GND)地，然后在示波器屏上读取。用示波器和万用表来测量实验台上的一组直流稳压电源的输出，并记录测量结果。

1.5 测量二极管的单向导通特性

将表笔插入“COM”插孔，红表插入“VΩ”插孔，此时红表笔极性为“+”。将万用表功能量程开关置于“二极管”位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6 - 0.7 的数字，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是“1.”，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。


二、实验结果与分析

2.1 常用电子器件认识

查表得该电阻的阻值为 1000*（1±5%）欧姆，欧姆标测得电阻为 993 欧姆。



查表得该电阻的阻值为 330*（1±2%）欧姆，欧姆标测得电阻为 327 欧姆。




2.2 用示波器测量正弦波信号


	函数发生器输出	示波器读数	灵敏度	实测值（峰峰值）	
峰峰值	4.00 V	4.0 Div	1.00V/Div	4.0V	
周期/频率	100 Hz	5.0 Div	2.000ms/Div	10.00ms	100.0Hz
峰峰值	8.00 V	4.0 Div	2.00V/Div	8.0V	

周期/频率	10.01 kHz	5.0 Div	20.00 μ s/Div	100.0 μ s	10.00kHz
峰峰值	5.00 V	5.0 Div	1.00V/Div	5.0V	
周期/频率	99.7kHz	5.0 Div	2.000 μ s/Div	10.00 μ s	100.0kHz


本实验使用的函数发生器只能显示频率，而不能显示电压，所以将示波器上显示的峰峰值填写在了第一列中。而实测值为从图中读取到的周期值和电压值。由实验数据可以看出，实测值与函数发生器输出相差较少，较为精确。但因为示波器读书时需要用肉眼观察所占格数，而人眼只能估读至小数点后一位，所以产生了部分误差。



函数发生器输出 100Hz、4V



函数发生器输出 10.01kHz、8V




函数发生器输出 99.7kHz、5V


2.3 测量 YB1638 型函数信号发生器输出电压
(一)

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值	相对误差
10.05kHz	4.6Div	1.00 V/Div	1.62V	3.00V	85.2%
50Hz	4.4Div	2.00 V/Div	3.11V	3.01V	3.22%
1009.5kHz	6.2Div	1.00 V/Div	2.19V	0.2V	90.9%


由上表数据可知，当频率为 50Hz 时，示波器读数的折算有效值与万用表测得的函数发生器的输出电压误差为 3.22%，在实验的允许范围内。而频率为 10.05kHz 和 1009.5kHz 时，误差很大，明显超出实验的允许范围。原因是当交流电的频率过高时，其要求的采样率也会相应得高，而万用表电路无法满足如此高频率的采样率。相对于万用表的采样频率，上万赫兹的交流电信号变化过快，第一个采样点过后，等到第二个采样点时，上万赫兹的交流电信号已经变化了很多个周期，因此难免会产生较大误差。而当交流电的频率较小时，万用表的读数误差则在可允许的范围内。




函数发生器输出 10.05kHz



函数发生器输出 50Hz




函数发生器输出 1.004MHz
(二)



2.4 测量实验箱中的直流电源

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数	相对误差
+5V	2.5 Div	2.00V/Div	5.00V	4.95V	1.00%

由上表数据可知，示波器折算值和万用表测得的直流稳压电源输出误差仅为 1.00%，在实验的允许误差内，此误差可能是示波器读数产生的误差。





2.5 测量二极管的单向导通特性

	万用表示数
二极管正向导通	0.634
二极管反向截止	1

二极管正向导通时，显示的数字为 0.634，在实验要求的 0.6~0.7 之间

二极管反向截止时，显示的数字为 1

均符合实验预期



三、讨论、心得

第一次进数字逻辑的实验室，被桌子上各种器件惊艳到了。一开始有些摸不着头脑，后来慢慢开始有些上道了。

本次实验使用的信号发生器只会显示频率值，而不会显示电压值，在实验过程中产生了一定影响，在最终实验数据中也无法记录信号发生器的电压值。在本次实验中，我掌握信号发生器、示波器、万用表等器件的使用方法，以及如何利用万用表测量电压、电阻及判断二极管的通断。

浙江大学

本科实验报告

课程名称: 数字逻辑电路设计

姓 名: 董家振

学 院: 计算机科学与技术学院

专 业: 软件工程

邮 箱: 3524635962@qq.com

QQ 号: 3524635962

电 话: 19801389050

指导教师: 洪奇军

报告日期: 2020 年 9 月 23 日

浙江大学实验报告

课程名称: 数字逻辑设计 实验类型: 综合

实验项目名称: 基本开关电路

学生姓名: 董家振 学号: 3190104608 同组学生姓名: 江子琪

实验地点: 紫金港东四 509 室 实验日期: 2020 年 9 月 23 日


一、操作方法与实验步骤

1.1 用二极管实现正逻辑“与门”

- 根据图在实验箱中通过导线连接电路, 检查二极管、电源电压和极性、电阻值等是否连接正确

- V_{CC} 接实验箱中+5V 直流电源


- 输入高低电平通过开关 S1/S2/S3/S4/S5/S6 产生。输入 A,B 的不同电平组合, 用万用表或实验箱中的直流电压表测量 A,B 及对应输出 F 的电压值。最后判断逻辑关系是否满足 $Y = AB$




1.2 用二极管实现正逻辑“或门”

- 根据电路图在实验箱中连接电路, 检查二极管、电源电压和极性、电阻值等是否连接正确
- 输入高低电平通过开关 S1/S2/S3/S4/S5/S6 产生。输入 A,B 的不同电平组合, 用万用表或实验箱中的直流电压表测量输入 A,B 及对应输出 F 的电压值。最后判断逻辑值是否满足 $F = A + B$


(一)



(二)




(三)




1.3 用二极管实现正逻辑“非门”

- 根据右图在实验箱上连好电路，检查三极管及电源极性、电阻值是否等是否连接正确。
- 将+5V 直流电源接入 VCC 端
- 输入 A 端的高、低电平用开关 S1/S2/S3/S4/S5/S6 产生。 测量 A 和输出端 F 对应的电压值，填入右表。
- 判断逻辑关系是否满足 $F = \sim A$


(一)



(二)




(三)




1.4 用晶体管实现正逻辑“与非门”

- 在实验箱上连好电路，检查二极管、三极管及电源极性、电阻值等是否正确。
- 将 +5V 直流电源接入 VCC
- 输入 A,B 端的高、低电平用开关 S1/S2/S3/S4/S5/S6 产生。测量 A,B 及输出端 F 对应的电压值，填入右表。
- 判断逻辑关系是否满足 $F \approx \neg(AB)$


(一)



(二)



(三)



1.5 三极管极性测量





- 将万用表红表笔插入 $V\Omega mA$ 插孔，黑表笔插入 COM 插孔，先判断被测三极管是 PNP 还是 NPN 型，定下基极 b
- 将功能量程置于 hFE 位置，把三极管插入面板上三极管测试插座，基极 b 要插对，集电极 c 和发射极 e 随便插
- 从显示屏上读取 hFE 近似值，若该值较大，说明三级管 c,e 极与插座上的 c,e 极对应；若该值很小，说明这时的三极管 c,e 极插反，应把 c,e 极对调后再读取 hFE 值

二、实验结果与分析

2.1 用二极管实现正逻辑“与门”

VA/V	VB/V	VF/V	F 逻辑值
0.100	0.113	0.59	L
4.48	0.132	0.64	L
0.122	4.49	0.65	L
4.50	4.51	4.76	H





由上表中可以看出，只有当 A 与 B 都是高电平时，逻辑值 F 才是高电平；其他情况下逻辑值 F 都是低电平。满足“与”门逻辑。



2.2 用二极管实现正逻辑“或门”





(一)

VA/V	VB/V	VF/V	F 逻辑值
0.079	0.090	0.01	L
3.74	0.090	3.20	H
0.079	3.75	3.20	H
4.07	4.07	3.55	H







(二)

VA/V	VB/V	VF/V	F 逻辑值
0.078	0.084	0	L
4.45	0.078	4.07	H
0.09	4.14	3.70	H
4.49	4.45	4.11	H



(三)

VA/V	VB/V	VF/V	F 逻辑值
0.079	0.090	0	L
3.23	0.090	2.67	H
0.078	3.24	2.68	H
3.73	3.74	3.20	H





从上面三张表格中可以看出，只有当 A 与 B 都是低电平时，逻辑值 F 才是低电平；其他情况下 F 都是高电平、满足“或”门逻辑。

通过对比两表可以发现，虽然逻辑值相同，但具体是电压值却有些许差异。这是因为 F 与地之间的所接电阻越小，F 高电平时电压就越大。不接电阻时，会得到理论上的最大值。

2.3 用二极管实现正逻辑“非门”



(一)

VA/V	VB/V	F 逻辑值
0.084	4.05	H
4.13	0.006	L





(二)

VA/V	VB/V	F 逻辑值
0.078	4.12	H
3.29	0	L



(三)

VA/V	VB/V	F 逻辑值
0.078	4.12	H
2.67	0	L







从上述三表中可以看出，当 A 为高电平时，B 为低电平；当 A 为低电平时，B 为高电平。符合“非”门逻辑。

A 与三极管 b 端之间的电阻阻值越大，A 点为高电平时的电压值越大。由此可推得，当 A 与三极管 b 端之间电阻无限大（断路）时，A 高电平时将取得理论上的最大值。

2.4 用晶体管实现正逻辑“与非门”





(一)

VA/V	VB/V	VF/V	F 逻辑值
4.92	4.48	0.029	L
0.09	4.48	4.33	H
4.92	0.077	4.36	H
0.09	0.075	4.44	H







(二)

VA/V	VB/V	VF/V	F 逻辑值
0.084	0.095	4.67	H
4.48	0.099	4.31	H
0.090	4.49	4.24	H
4.48	4.49	0.02	L



(三)

VA/V	VB/V	VF/V	F 逻辑值
0.084	0.095	4.49	H
4.48	0.099	3.79	H
0.090	4.49	3.65	H
4.48	4.49	0.01	L



由上述三表可知，只有当 A 与 B 均为高电平时，逻辑值 F 才为高电平；其余三种情况，逻辑值 F 均为低电平。符合“与非”门逻辑关系。


当 F 与 Vcc 之间的电阻值一定时，若 F1 与 Vcc 之间的电阻值较大，则 A、B 点处高电平的电压值较大。

当 F1 与 Vcc 之间的电阻值一定时，若 F 与 Vcc 之间的电阻值较大，则 F 点处高电平的电压值降低。

当 A 与 B 均为低电平时，F 的电压值大于 A 与 B 仅有一个为低电平时的电压值。

2.5 三极管极性测量

	万用表示数
测试一	000
测试二	009
测试三	271



第一次测试时，将三极管插入 PNP 插孔中，示数为零，说明此三极管为 NPN 型。
第二次测试时，将三极管插入 NPN 插孔中，示数为 9，说明此时三极管插反了。
第三次测试时，将三极管以与第二次测试中不同的方向插入 NPN 插孔中，示数为 271，说明此时三极管方向正确。
实验读数与预期数值的差距应该是由三极管的制造工艺不同导致。

三、讨论、心得

有一个万用表用着用着没电了，又去后排换了个万用表继续实验。
原本以为各种逻辑门中电阻的用处不大，但在实验中我发现，不同的电阻会对输出端的电压产生不小的影响。之前在 Arduino 课程中，我使用三极管来扩大电流，最终实现了大作业预期的功能。因此本次使用三极管的实验还算比较顺利。另外在本次实验中，我加深了对各种逻辑门的理解。以及逻辑门中不同阻值大小的电阻对高电平电压值的影响。

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	董家振
学 院:	计算机科学与技术学院
专 业:	软件工程
邮 箱:	3524635962@qq.com
QQ 号:	3524635962
电 话:	19801389050
指导教师:	洪奇军
报告日期:	2020 年 9 月 27 日

浙江大学实验报告

课程名称： 数字逻辑设计 实验类型： 综合

实验项目名称： 集成逻辑门电路的功能及参数测试


学生姓名： 董家振 学号： 3190104608 同组学生姓名： 江子琪

实验地点： 紫金港东四 509 室 实验日期： 2020 年 9 月 27 日

一、操作方法与实验步骤

1.1 验证集成电路 74LS00 “与非” 门的逻辑功能


- 将芯片插入实验箱的 IC 插座中
- 按图连接电路，VCC 接电压 5V，地端接地线
- 高低电平通过 S14/S15/S16/S17 拨位开关产生，
- 以真值表顺序遍历输入 A,B 所有组合，测量 A,B 及输出 F 电压并记入表格
- 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏



1.2 验证集成电路 CD4001 “或非” 门的逻辑功能


- 将芯片插入实验箱的 IC 插座中
- 按右图连接电路，VCC 接直流 5V 电压，地端接地线
- 高低电平通过 S14/S15/S16/S17 拨位开关产生，
- 以真值表顺序遍历输入 A,B 所有组合，测量输入端 A,B 及输出端 F 电压值，记录右表

- 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏




1.3 测量集成电路 74LS00 逻辑门的传输延迟时间 t_{pd}

- 将芯片插入实验箱的 IC 插座，注意芯片方向
- 按图连接电路，VCC 接 5V 电源，地端接地线
- 将示波器接到振荡器的任何一个输入或输出端
- 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间




1.4 测量集成电路 CD4001 逻辑门的传输延迟时间 t_{pd}

- 将芯片插入实验箱的 IC 插座，注意芯片方向
- 按图连接电路，VCC 接 5V 电源，地端接地线
- 将示波器接入到振荡器的输入或输出端
- 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间



1.5 测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

- 将芯片插入实验箱的 IC 插座
- 按图连接电路
- 将直流电表分别接入 A 端和与非门的输出 2Y 端
- 从 b 端往 a 端缓慢调节电位器 W，观察 V_i, V_o 两电压表的读数，并记录数据填入表格
- 根据表格数据画出曲线图，并求 V_{ON} 和 V_{OFF}



二、实验结果与分析





2.1 验证集成电路 74LS00 “与非” 门的逻辑功能

VB/V	VA/V	VF/V
4.50	4.07	0.000

0.076	4.08	4.95
0.09	4.50	4.94
0.09	0.076	4.95

由上表可知，当 A 与 B 均接高电平时，逻辑值 F 为低电平；其余三种情况，逻辑值 F 均为高电平。符合“与非门”逻辑关系。





相比于第二次实验中自行连接的“与非门”，该芯片产生的输出效果明细更接近于“5V”。



2.2 验证集成电路 CD4001 “或非”门的逻辑功能

VB/V	VA/V	VF/V
4.50	4.89	0
4.50	0.09	0
0.076	4.90	0
0.076	0.09	4.91


由上表可知，当 A 与 B 均为低电平时，逻辑值 F 为高电平；其余三种情况，逻辑值 F 均为低电平。符合“或非门”逻辑关系。



2.3 测量集成电路 74LS00 逻辑门的传输延迟时间 t_{pd}

示波器读数	90.04ns
平均传输延迟 t_{pd}	15.01ns


测得传输延迟时间与预期有一定的偏差，但仍处在可能出现的数据范围内。考虑为仪器问题。



2.4 测量集成电路 CD4001 逻辑门的传输延迟时间 t_{pd}


示波器读数	266.04ns
平均传输延迟 t_{pd}	44.34ns

测得传输延迟时间与预期有一定的偏差，但仍处在可能出现的数据范围内。考虑为仪器问题。



2.5 测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

V_i/V	V_o/V	V_i/V	V_o/V
0	3.90	2.6	3.90
0.2	3.90	2.8	3.90
0.4	3.90	3.0	3.88
0.6	3.90	3.2	3.49
0.8	3.90	3.4	2.98
1.0	3.90	3.6	2.56
1.2	3.90	3.8	2.56
1.4	3.90	4.0	2.55
1.6	3.90	4.2	2.55
1.8	3.90	4.4	2.54
2.0	3.90	4.6	2.54
2.2	3.90	4.8	2.54
2.4	3.90	5.0	2.54



由图可知， $V_{ON} = 3.0V$ ， $V_{OFF} = 3.6V$

三、讨论、心得

上一次实验中，亲自组装各种逻辑门，连了很多线之后效果仅仅是差强人意，输出的电压值偏差较大。而使用芯片的输出值相比之下跟接近 5V 和 0。

在第三、四个实验中，我们得到测得传输延迟时间与预期有一定的偏差，但仍处在可能出现的数据范围内，考虑为仪器问题。

在第五个实验中，我们得到的“Z”形曲线与实验预期相差较大，询问老师后得知是因为芯片型号不同。

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	董家振
学 院:	计算机科学与技术学院
专 业:	软件工程
邮 箱:	3524635962@qq.com
QQ 号:	3524635962
电 话:	19801389050
指导教师:	洪奇军
报告日期:	2020 年 9 月 30 日

浙江大学实验报告

课程名称：_____ 数字逻辑设计 _____ 实验类型：_____ 综合 _____

实验项目名称：_____ EDA 实验平台与实验环境运用 _____

学生姓名：_____ 董家振 _____ 学号：_____ 3190104608 _____ 同组学生姓名：_____ 江子琪 _____

实验地点：_____ 紫金港东四 509 室 _____ 实验日期：_____ 2020 _____ 年 _____ 9 _____ 月 _____ 30 _____ 日

一、操作方法与实验步骤

1.1 用 Verilog 语言描述电路逻辑功能


1.1.1 建立楼道控制的工程：LampCtrl_HDL.isc

1、依次点击菜单 File → New Project...

2、在对话框中设置如下：

Project Name: LampCtrl_HDL

Top-Level Source Type: HDL




3、确认后，点击 Next 到设备属性页，设置：

Family: Kintex7

Device: XC7K160T

Package: FFG676

Speed: -1




4、确认后，一直点击 Next 直到创建工程结束


1.1.2 创建 Verilog 输入源文件 LampCtrl.v

1、在 Sources 窗口空白处的右键菜单中选择 New Source

2、在新建源文件向导中选择源类型为 Verilog Module，输入文件名 LampCtrl，勾选 Add to Project



3、连续点击 Next，直到 Finish。



1.1.3 输入楼道灯控逻辑电路 Verilog HDL 代码

1、在源代码编辑器，输入代码

module lamp_control(input wire clk,

input wire S1,

input wire S2,

input wire S3,

output wire F

);

parameter C_NUM = 28;

parameter C_MAX = 28'hFFF_FFFF;

reg [C_NUM-1:0] count;

wire [C_NUM-1:0] c_next;

initial begin //初始化

count = C_MAX;

end

assign w=S1^S2^S3;

assign F = ((count < C_MAX) ? 1'b1 : 1'b0);

always@(posedge clk)

begin

if(w == 1'b1)

count = 0;

else if(count < C_MAX)


count = c_next;

end

```
assign c_next = count + 1'b1;
```

endmodule

- 2、检查输入代码的语法规则，
并排除输入错误。



- 3、延时时间



$$\Delta t = 2^{28} \times \frac{1}{100\text{MHz}} \approx 2.68\text{s}$$

- 4、仿真延时时间

$$\Delta t = (2^8 - 1) \times 20\text{ns} = 5100\text{ns}$$


1.1.4 楼道控制电路代码的综合

- 1、在 Sources 窗口选中文件 LampCtrl.v;
- 2、在 Processes 窗口运行 Synthesis XST → View RTL Schematic
- 3、检查综合的电路结构是否与设计目标一致




1.1.5 建立基准测试波形文件: LampCtrl_sim.tbw

- 1、在 Sources 窗口空白处的右键菜单中选择 New Source
- 2、在新建源文件向导中选择源类型为: Verilog Test Fixture, 输入文件名 LampCtrl_sim, 并勾选 Add to Project
- 3、点击 Finish 进入 LampCtrl_sim.v 编辑窗口




1.1.6 仿真激励输入波形

- 1、为便于仿真, 将 LampCtrl.v 代码中计数器位数改成 8 位
- 2、Design 窗口选 LampCtrl_sim.v 文件, Processes 窗口双击"Behavioral Check Syntax"通过后 再 双 击 "Simulate Behavioral Model" 打 开 模 拟 程 序 软 件 "ISim"



3、ISE14.7 模拟运行结果只显示最后 1NS 的波形,所以看不到真实波形。

4、点击”Zoom to Full View”全屏显示可以看到 1us 的全部波形。



1.1.7 建立用户时序约束并为模块的端口指定引脚分配

1、建立引脚约束文件 k7.ucf, 输入代码如下


NET"clk"LOC = AC18 | IOSTANDARD=LVCMOS18 ;

NET"S1"LOC = AA10 | IOSTANDARD=LVCMOS15;

NET"S2"LOC = AB10 | IOSTANDARD=LVCMOS15;

NET"S3"LOC = AA13 | IOSTANDARD=LVCMOS15;

NET"F"LOC = AF24 | IOSTANDARD=LVC MOS33 ;#D8



1.1.8 下载到 sword 板

- 1、将 LampCtrl.v 代码中计数器位数改成 28 位. Synthesize - XST
- 2、在 Design 的 View 窗口中选择 Implementation
- 3、在 Sources 窗口中选择 LampCtrl.sch; 在 Processes 窗口中, 用鼠标点开 Config Target Device, 双击 Manage Configuration Project(iMPACT) 选项, 出现如下 IMPACT 窗口
- 4、双击 Boundary Scan 弹出下载编辑窗口 (边界扫描)
- 5、鼠标右键选择 Initialize Chain, 系统自动查找已连接在电脑上的开发平台 JTAG 下载链
- 6、找到 bit 文件, 单击"open"
- 7、Attach SPI or BPI PROM 窗口单击"no"
- 8、"Device Programming Properties" 窗口 单击 OK
- 9、右击弹出窗口, 单击 Program.
- 10、在 SWORD 板上物理运行
- 11、根据 I/O 约束定义和交互按钮操作和显示, 板上通过按钮开关, 查看灯的变化是否正确, 验证设计是否成功

1.2 以图形方式输入逻辑功能描述

1.2.1 创建 Project

- 1、依次点击菜单 File → New Project.
- 2、在对话框中设置 :
Project Name: LampCtrl_3190104608_sch
Top- Level Source Type:
Schematic

New Project Wizard

← **Create New Project**
Specify project location and type.

Enter a name, locations, and comment for the project

Name: LampCtrl_3190104608_sch

Location: D:\LampCtrl_3190104608_sch

Working Directory: D:\LampCtrl_3190104608_sch

Description:

Select the type of top-level source for the project

Top-level source type: Schematic

More Info Next > Cancel

3、确认后，点击 Next 到设备属性页，设置：

Family: Kintex7

Device: XC7K160T

Package:FG676

Speed:- 1

New Project Wizard

← **Project Settings**
Specify device and project properties.

Select the device and design flow for the project


Property Name	Value
Evaluation Development Board	None Specified
Product Category	All
Family	Kintex7
Device	XC7K160T
Package	FFG676
Speed	-1
Top-Level Source Type	Schematic
Synthesis Tool	XST (VHDL/Verilog)
Simulator	ISim (VHDL/Verilog)
Preferred Language	Verilog
Property Specification in Project File	Store all values
Manual Compile Order	☐
VHDL Source Analysis Standard	VHDL-93
Enable Message Filtering	☐

More Info < Back Next > Cancel

4、确认后，一直点击 Next 直到创建工程结束。

1.2.2 创建原理图文件: LampCtrl.sch


- 1、在 Sources 窗口 Sources 选项卡设备型号名处右键菜单选择 New Source
- 2、新建源文件向导中选择源文件类型为 Schematic, 输入文件名 LampCtrl,勾选 Add to Project



- 3、连续点击 Next, 最后点击 Finish; 在 Sources 窗口中双击刚新建的文件图标, 进入电路原理图编辑窗口


1.2.3 输入楼道灯控逻辑电路

- 1、在 Souces 窗口中选择 Symbols 选项卡, 配合 Schematic Editor 具条输入原理图
- 2、点击 add wire 图标输入导线



3、点击 Add I/O marker Options 建立 input output

4、双击器件,点击 Nets 后, Name 处可以重命名。




1.2.4 查看输入电路的硬件描述代码

1、现转到 design 窗口

2、在 Sources 窗口中选择 Implementation。

3、选中 LampCtrl.sch 图标,在 Processes 窗口 Processes 选项卡中展开 Design Utilities+双击 Check Design Rules 并双击 View HDL Functional Model。



代码如下:

```
////////////////////////////////////
// Copyright (c) 1995-2013 Xilinx, Inc. All rights reserved.
////////////////////////////////////
//
//      _____
//      /  \  /  \
//      /___\  \  /      Vendor: Xilinx
//      \   \  \  \      Version : 14.7
//      \   \  \   \      Application : sch2hdl
//      /   /  /   /      Filename : Lampctrl_3190104608.vf
//      /___\  \   \      Timestamp : 10/22/2020 20:52:36
//      \   \  /   \
//      \___\___\___\
//
//Command: C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\unwrapped\sch2hdl.exe -intstyle ise -family
kintex7 -verilog Lampctrl_3190104608.vf -w
D:/LampCtrl_3190104608_sch/Lampctrl_3190104608.sch
//Design Name: Lampctrl_3190104608
//Device: kintex7
```

```
//Purpose:  
//    This verilog netlist is translated from an ECS schematic.It can be  
//    synthesized and simulated, but it should not be modified.  
//
```

```
`timescale 1ns / 1ps
```

```
module Lampctrl_3190104608(S1,  
                           S2,  
                           S3,  
                           F);
```

```
    input S1;  
    input S2;  
    input S3;  
    output F;
```

```
    wire XLXN_2;  
    wire XLXN_4;  
    wire XLXN_5;  
    wire XLXN_6;  
    wire XLXN_17;  
    wire XLXN_23;  
    wire XLXN_27;  
    wire XLXN_28;
```

```
    INV  XLXI_1 (.I(XLXN_2),  
                .O(F));  
    OR4   XLXI_2 (.I0(XLXN_6),  
                 .I1(XLXN_5),  
                 .I2(XLXN_4),  
                 .I3(XLXN_28),  
                 .O(XLXN_2));  
    AND3  XLXI_3 (.I0(XLXN_27),  
                 .I1(XLXN_23),  
                 .I2(S1),  
                 .O(XLXN_28));  
    AND3  XLXI_4 (.I0(XLXN_27),  
                 .I1(S2),  
                 .I2(XLXN_17),  
                 .O(XLXN_4));  
    AND3  XLXI_5 (.I0(S3),  
                 .I1(XLXN_23),  
                 .I2(XLXN_17),  
                 .O(XLXN_5));
```

```


AND3  XLXI_6 (.I0(S3),
               .I1(S2),
               .I2(S1),
               .O(XLXN_6));
INV   XLXI_7 (.I(S1),
               .O(XLXN_17));
INV   XLXI_8 (.I(S2),
               .O(XLXN_23));
INV   XLXI_9 (.I(S3),
               .O(XLXN_27));

endmodule

```

1.2.5 建立基准测试波形文件：LampCtrl_sim.tbw

- 1、在 Sources 窗口空白处的右键菜单中选择 New Source
- 2、在新建源文件向导中选择源类型为：Verilog Test Fixture，输入文件名 LampCtrl_sim，并勾选 Add to Project




- 3、点击 Finish 进入 LampCtrl_sim.v 编辑窗口

1.2.6 仿真激励输入波形

- 1、为便于仿真，将 LampCtrl.v 代码中计数器位数改成 8 位
- 2、Design 窗口选 LampCtrl_sim.v 文件，Processes 窗口双击“Behavioral Check Syntax”通过后再双击“Simulate Behavioral Model”打开模拟程序软件“ISim”
- 3、ISE14.7 模拟运行结果只显示最后 1NS 的波形,所以看不到真实波形。


4、点击”Zoom to Full View”全屏显示可以看到 1us 的全部波形。



1.2.7 建立用户时序约束并为模块的端口指定引脚分配


1、建立引脚约束文件 k7.ucf, 输入代码如下

```
NET"S1"LOC=AA10 | IOSTANDARD=LVC MOS15;  
NET"S2"LOC=AB10 | IOSTANDARD=LVC MOS15;  
NET"S3"LOC=AA13 | IOSTANDARD=LVC MOS15;  
NET"F"LOC=AF24 | IOSTANDARD=LVC MOS33 ;#D8  
NET"Buzzer"LOC=AF25 | IOSTANDARD=LVC MOS33 ;  
NET"LED[0]"LOC=W23 | IOSTANDARD=LVC MOS33 ;#D1  
NET"LED[1]"LOC=AB26 | IOSTANDARD=LVC MOS33 ;#D2  
NET"LED[2]"LOC=Y25 | IOSTANDARD=LVC MOS33 ;#D3  
NET"LED[3]"LOC=AA23 | IOSTANDARD=LVC MOS33 ;#D4  
NET"LED[4]"LOC=Y23 | IOSTANDARD=LVC MOS33 ;#D5  
NET"LED[5]"LOC=Y22 | IOSTANDARD=LVC MOS33 ;#D6  
NET"LED[6]"LOC=AE21 | IOSTANDARD=LVC MOS33 ;#D7
```




1.2.8 下载到 sword 板

- 1、将 LampCtrl.v 代码中计数器位数改成 28 位. Synthesize - XST
- 2、在 Design 的 View 窗口中选择 Implementation
- 3、在 Sources 窗口中选择 LampCtrl.sch; 在 Processes 窗口中, 用鼠标点开 Config Target Device, 双击 Manage Configuration Project(iMPACT) 选项, 出现 IMPACT 窗口
- 4、双击 Boundary Scan 弹出下载编辑窗口 (边界扫描)



- 5、鼠标右键选择 Initialize Chain, 系统自动查找已连接在电脑上的开发平台 JTAG 下载链


6、找到 bit 文件，单击” open”



7、Attach SPI or BPI PROM 窗口单击” no”

8、“Device Programming Propertier”窗口 单击 OK

9、右击弹出窗口，单击 Program.




10、在 SWORD 板上物理运行


11、根据 I/O 约束定义和交互按钮操作和显示，板上通过按钮开关，查看灯的变化是否正确，验证设计是否成功

二、实验结果与分析


2.1 用 Verilog 语言描述电路逻辑功能




(1) S3, S2, S1 全部断开时，灯不亮




(2) 在 (1) 的基础下将 S1 变为闭合，灯立刻变亮




(3) 在 (2) 的基础下将 S2 变为闭合，灯延迟两秒后熄灭




(4) 在 (3) 的的基础下将 S1 变为断开，灯立刻变亮




(5) 在(4)的基础上, 将 S3 变为闭合, 灯延迟两秒后熄灭



(6) 在(5)的基础上, 将 S2 变为断开, 灯立刻变亮




(7) 在(6)的基础上, 将 S1 变为闭合, 灯延迟两秒后熄灭



(8) 在(7)的基础上, 将 S2 变为闭合, 灯立刻变亮

以上现象符合题目中要求的三开关控制一个灯，并实现了 2s 的延迟。

2.2 以图形方式输入逻辑功能描述



当 S1S2S3 为 000,011,101,110 时，灯熄灭
当 S1S2S3 为 001,010,100,111 时，灯点亮
没有延迟，符合题目要求

三、讨论、心得

做第四个实验所花费的时间比做前三个实验所花费的时间加起来还要多得多。有可能是暑期学习的 Arduino 给前三个实验备好了基础，但是从第四个实验开始就又是从零开始的新知识了。我是学习相当慢热，接触新知识要好久才能入门，不过入门之后就会很顺利了。争取这周把实验五、六全部补上，然后再向后预习。

个人生活照片????（暂时还有头发）

